中国科技核心期刊      中国指挥与控制学会会刊     军事装备类重点期刊
雷达/通信/导航

基于异构并行计算的软件雷达通用硬件架构设计

  • 李德银 1 ,
  • 扈树洁 2 ,
  • 熊伟涛 1
展开
  • 1 海军研究院, 北京 100161
  • 2 中国人民解放军91911部队, 海南 三亚 116041

李德银(1979—),男,副研究员,研究方向为航空电子。

扈树洁(1982—),男。

Copy editor: 许韦韦

收稿日期: 2022-07-09

  修回日期: 2022-09-02

  网络出版日期: 2023-08-17

Design of general hardware architecture for software radar based on heterogeneous parallel computing

  • LI Deyin 1 ,
  • HU Shujie 2 ,
  • XIONG Weitao 1
Expand
  • 1 Naval Research Academy, Beijing 100161, China
  • 2 Unit 91911 of PLA,Sanya 116041, China

Received date: 2022-07-09

  Revised date: 2022-09-02

  Online published: 2023-08-17

摘要

软件雷达系统功能由软件定义是雷达未来发展的一个趋势,这对系统硬件计算性能和数据传输带宽提出了很高的要求,因此将异构并行高性能计算技术引入软件雷达领域。根据系统功能逻辑,构建了软件雷达硬件平台系统,利用先进的异构并行计算技术,设计了一个具体的通用硬件平台架构。该平台通过独立的高速采集卡完成回波信号的采集与A/D变换,利用FPGA刀片异构服务器完成雷达信号实时处理,通过GPU异构超级计算机完成数据处理和显控,利用InfiniBand网络和磁盘阵列完成数据的高速传输与存储。通过性能分析,该硬件平台能够满足现代雷达对计算速度和传输带宽的性能需求。

本文引用格式

李德银 , 扈树洁 , 熊伟涛 . 基于异构并行计算的软件雷达通用硬件架构设计[J]. 指挥控制与仿真, 2023 , 45(4) : 127 -131 . DOI: 10.3969/j.issn.1673-3819.2023.04.019

Abstract

It is a trend that the function of software radar system is defined by software in the future. However, it requires high-level computing performance of system hardware and data transmission bandwidth. In this paper, heterogeneous parallel high performance computing technology is introduced into the field of software radar. According to the system function logic, the hardware platform system of software radar is constructed, and a specific general hardware platform architecture is designed based on an advanced heterogeneous parallel computing technology. In this platform, an independent high-speed acquisition card is used to complete the acquisition and A/D (Analog-to-Digital) conversion of echo signals. FPGA blade heterogeneous servers are used to complete the real-time radar signals process. In addition, GPU heterogeneous supercomputers are integrated to realize data processing and display control. InfiniBand network and disk array provides for high-speed data transmission and storage. Through performance analysis, the hardware platform can achieve the modern radar’s performance requirements of in computing speed and transmission bandwidth.

软件雷达是软件无线电技术在雷达领域的应用[1],它采用开放的、标准化、模块化通用硬件平台,大部分功能由软件定义,具有软、硬件和系统开发过程可复用的优点[2]。由于软件雷达的功能由软件定义,单部雷达可以实现多部雷达的功能。软件雷达系统由硬件系统和软件系统两部分组成,硬件系统是软件雷达工作的物质基础。硬件系统首先要满足雷达的性能要求,还需要满足开放性、标准化、模块化和通用性要求,这对硬件平台器件的选取和组成架构都提出了要求[3]。先进的计算机技术为软件雷达的发展带来了新的机遇。器件性能的不断发展,为软件雷达的实现提供了硬件支持,基于COTS技术的通用处理器(GPPs,General-purpose Processors)、图形处理器(GPU,Graphic Process Unit)和FPGA、Cell等加速器(Accelerators)的运算能力越来越强大,并且通过并行技术可以使多个异构处理器(Heterogeneous Processors)的运算能力叠加。各种工业标准总线和通信网络带宽的高速发展为数据的实时传输奠定了基础,A/D器件性能的提高使数字化器件越来越靠近雷达天线。本文将研究软件雷达硬件平台系统构成,并基于高性能计算机构建一个通用硬件平台架构。

1 软件雷达硬件平台系统构成

根据雷达系统回波处理过程,软件雷达硬件平台系统构成可分为三个部分——模拟部分、模数转换部分和数字部分。其中,模拟部分完成数字电路无法实现的功能,根据A/D采样位置的不同,模拟部分包括天线、射频功率放大、频率转换、信号处理等。模数转换部分实现接收支路模拟信号到数字信号的转换和发射支路数字信号到模拟信号的转换。在信号处理计算机中,模数/数模变换一般在靠近模拟电路的第一块信号处理板上完成。ADC也可以由独立的信号处理板完成,称为数据采集卡。数字部分即为可软件化部分,完成信号数字化后信号处理、数据处理和终端显示控制等所有功能。数字信号处理、数据处理和终端显示在本质上都是数值计算,可以采用高性能的通用计算机系统作为通用硬件平台,而各种不同处理过程通过软件设计来实现,如图1所示。
图1 基于高性能计算机的硬件平台

Fig.1 Computer platform based on HPC

软件雷达硬件平台系统既要满足雷达系统本身的高处理速度、大数据传输带宽等高性能要求,还要满足模块化、开放性和通用性要求,基于COTS产品的异构高性能并行计算技术能够提供更好的支持。基于高性能计算机的软件雷达硬件平台的计算节点包括PC机、服务器、计算机工作站等,计算节点之间通过宽带总线或高速网络实现数据的交换。计算节点为系统提供主要的算力资源,采用异构并行计算技术的刀片服务器是常见的一种计算节点。异构并行计算技术在体制上是一种异构并行计算机,与普通计算机不同之处在于架构上除了包括传统的CPU外,还有专用作计算的加速器(Accelerator,也称为协处理器Coprocessor),如图2所示。在图2中,CPU(即Microprocessor)仅负责系统的控制和少量的运算,而主要的运算任务则由Accelerator完成。专用计算加速器包括FPGA、GPU、IBM的Cell等,拥有成百上千乃至上万的计算核数,通过平行处理可以提供强大的运算能力且控制灵活。软件雷达平台采用的异构刀片服务器由多片包含多个同种或不同型号的异构处理器的刀片组成,刀片采用的处理器可以为DSP、FPGA和GPP三者之间组合[4],提供强大的计算能力,可为雷达各种信号数据处理奠定算力基础。
图2 异构并行计算机的组成

Fig.2 Composition of hetergeneous parallel computer

2 基于高性能计算机的通用硬件架构设计

上文给出了基于高性能计算机的软件雷达硬件构成,下面将根据提出的硬件结构,设计一个软件雷达通用硬件平台系统,用于支撑现代各型雷达功能和系统设计。本文中的软件雷达通用硬件平台系统由超高速数据采集卡和异构刀片服务器、GPU-CUDA超级计算机[6-7]、磁盘阵列、数据传输网络组成的网络集群系统组成,如图3所示。该系统没有配置雷达天线和前端宽带射频器件,但保留了与前端射频器件和天线物理连接的通用接口。图3中的软件雷达硬件平台架构包括数据采集、信号处理、数据处理、数据传输/存储4部分内容,各部分完成的功能分别为:
图3 基于COTS产品的硬件平台架构

Fig.3 Hardware platform architecture based on COTS

1)数据采集主要包括数据采集卡完成对不同频段雷达回波信号的采集和A/D变换;
2)信号处理完成DDC、I/Q正交解调、脉冲压缩、MTI及发射信号的生成等雷达信号处理内容。由于雷达信号处理运算量大且实时性要求高,可选择包含FPGA刀片的集群服务器来实现雷达的信号处理。
3)数据处理部分完成点迹航迹等数据处理、一次视频和综合信息的显示和整个系统的控制,数据处理计算量大,采用超级计算机完成。
4)数据存储与传输部分完成处理数据的高速传输和存储,如原始回波数据、点迹数据、航迹数据和系统状态信息等。数据存储由磁盘阵列完成,数据传输包括InfiniBand和光纤网络。

3 架构内部组成设计

3.1 数据采集

采用独立的数据采集卡以方便采集电路的升级。由于A/D采样速度是系统总体性能的一个重要指标,随着A/D器件性能的提升,数据采集电路的升级会比较频繁。如果把采集电路直接嵌入信号处理板,随着采集电路的每一次升级,会引起整个处理板的重新设计,因此,系统采用独立的采集卡。数据采集卡选择ZTEC器件公司的ZT410双通道16 bit超高速数据采集卡。ZT410采集卡支持PCI总线和PXI总线标准,可以插入支持PCI或PXI总线的扩展插槽中。该数据采集卡的性能指标如下:
1) 分辨率:16 bit;
2) 采集速度:单通道工作400 M,双通道工作200 M;
3) 延迟:250 ns;
4) 动态范围:70 dB。
ZT410满足中频小于200 MHz的单路低通采样或射频带宽小于200 MHz带通采样。图4为工作频率为300 MHz时,ZT410的工作带宽。
图4 采样频率为300 MHz时ZT410的工作带宽

Fig.4 Band width of ZT410 when working at 300 MHz

3.2 信号处理

由于雷达信号处理运算量大且实时性要求高,系统选择包含FPGA刀片的集群服务器来实现雷达的信号处理,选择IBM公司的BladeCenter H 集群服务器。该集群服务器具有很高的I/O传输速度并配有较快的实时FPGA刀片处理器——WILDSTAR 5。BladeCenter H的性能指标如下:
1) 每个刀片服务器有8个数据交换通道,其中4个通道支持InfiniBand网络;
2) 可扩展设计、交叉互联结构;
3) 开放式结构,支持工业标准I/O;
4) 每个节点的运算能力为40 GFLOPS;
5) 支持Windows系统和Linux系统下高级语言的开发。
BladeCenter H上可搭载多片WILDSTAR 5 FPGA刀片,该刀片具有超高速实时处理单元(CPES)、I/O处理单元(IOPES)、多内存端口、串行Gigabit互联外部系统,支持4个插入式I/O模块(数据采集卡可直接插入该插槽中)。CPES为可插拔模块,设计人员可以移除不需要的芯片,且芯片间可相互替换,IOPES支持5 G以内采样速度的数据传输。WILDSTAR 5刀片处理器在外部A/D模块满足采样速度条件下,可以支持2 G采样速率的实时信号处理,包括DDC、滤波、检测等。对4 000个数据的FFT计算,该刀片每秒钟可完成5万组,1.6万个数据的FFT每秒钟可完成1.2万组。

3.3 数据处理和终端显控

系统中数据处理和终端显示控制由国内珺越电子商务有限公司研发的极能HPC-Tx0FT GPU-CUDA超级计算机完成。Tx0FT的计算单元包括2路Intel Xeon X5650中心处理器(CPU)、4路NVIDIA Tesla C2050通用计算GPU加速器和1块NVIDIA Quadro 600专用图形处理GPU,浮点计算总能力达到4.4TFLOPS,三种处理器的性能如表1。X5650可扩展为16个超线程,主要完成整个系统的控制和部分数据处理的运算,Tesla C2050完成数据处理中计算密集的部分,而Quadro 600用作雷达回波和综合信息的显示。值得注意的是,Quadro 600专用图形处理器支持CUDA,也可用作通用运算且运算能力强大,与双路Intel Xeon X5650浮点运算能力相当。HPC-Tx0FT支持硬盘热插拔和各种主流磁盘阵列,并支持万兆以太网和4×InfiniBand实现系统外通信。
表1 HPC-Tx0FT中3种处理器的性能

Tab.1 Processors’ performance of 3 types in HPC-Tx0FT

器类型指标 处理
Intel Xeon
X5650
NVIDIA
Tesla C2050
NVIDIA
Quadro 600
计算单元数 4个计算核心 448个
CUDA核心
96个
CUDA核心
运算速度/FLOPS 100G 1T(1012) 220G
存储器带宽/(GB/s) 32 154 144

3.4 存储及数据传输

数据传输网络完成各部分数据的传输以及与上级系统的通信;磁盘阵列完成各种数据的存储,如原始回波数据、点迹数据、航迹数据和系统状态信息等。
信号处理集群和数据处理HPC计算机内部的数据传输由主板上的标准总线完成,网络各计算节点之间的数据传输由系统局域网和存储局域网组成。存储局域网只完成雷达回波数据和其他数据的实时存储,系统局域网完成除存储外其他数据传输,包括控制指令。系统局域网采用BladeCenter H和HPC-Tx0FT均支持的InfinitBand网络,InfiniBand作为一种新型的网络传输技术,具有高达40 Gbps带宽,是万兆位以太网络的4倍。而相较以太网络,InfiniBand的延迟在μs量级,要小2~3个数量级。
采用基于8Gbps FC光纤链路的存储区域网络(SAN)作为存储解决方案,在该方案下,整个系统的存储集中化,所有节点共享具有高IO性能与数据冗余保护的磁盘阵列,在实现高速的存储IO带宽(8 Gbps)的同时,又能确保数据的安全性。另一方面,操作系统环境的切换也变得简单,只需通过对磁盘阵列柜的简单操作,就能快速安全地从一种工作环境转换到另一种工作环境。系统选择IBM公司生产的IBM System Storage DS5020磁盘阵列,其性能如表2
表2 DS5020的性能指标

Tab.2 Performance index of DS5020

指标 数值
传输速率 400 MB/s
高速缓存 4GB
存储容量 FC:50.4TB,SATA:112TB
内置硬盘接口 FC/FDE/SATA
外接主机通道 4个光纤通道
系统支持 支持多种主流操作系统
RAID RAID 0,1,10,15,50,1E0

3.5 系统性能分析

本系统能够满足雷达系统100 MHz宽带雷达信号采集,配合模拟混频能够满足大多数雷达的带宽要求。算力能够达到1 TFLOPS,适用于常见体制雷达的信号数据系统级处理任务。数据传输和存储带宽能够达到GB量级,能够支持处理中间数据的传输和记录。

4 结束语

本文设计了一个具体的软件雷达通用硬件平台系统,可以满足雷达信号高速采样的需要,信号处理部分由包含FPGA刀片的异构集群服务器完成,达到并行计算的目的,可满足信号处理实时性和运算速度的要求,数据处理和显示控制由GPU-CUDA超级计算机完成,可满足数据处理和系统间数据融合计算的需要。该硬件平台系统还具有高速InfiniBand数据传输网络和磁盘阵列。硬件平台系统运算速度、数据传输带宽和数据存储速度为将来系统性能要求的提升保留了足够的空间,并且基于COTS技术的硬件组成满足标准化要求,器件可插拔和局域可扩展实现了硬件平台的开放性。
[1]
DEBATTY T. Software Defined RADAR-A State of the Art[C].In:Gini F. Proceedings of 2nd International Workshop on Cognitive Information Processing.Elba Island,IEEE Press, 2010: 253-257.

[2]
张明友. 数字阵列雷达和软件化雷达[M]. 北京: 电子工业出版社, 2008.

ZHANG M Y. Digital array radar and software defined radar[M]. Beijing: Publishing House of Electronics Industry, 2008.

[3]
WOJDOLOWICZ G, MISIUREWICZ J, PIATEK J. COTS hardware for software radar[C].In:Rohling H,Kulpa Hermann. Proceedings of Radar Symposium,International.Krakow,IEEE Press, 2006: 1-4.

[4]
FASIH A, HARTLEY T. GPU-accelerated synthetic aperture radar backprojection in CUDA[C].In:Armitage J. Proceedings of International Conference on Radar.Washington DC,IEEE Press, 2010: 1408-1413.

[5]
SONG J P, ROSS J A, SHIRES D R. Hybrid core acceleration of UWB SIRE radar signal processing[J]. IEEE Transactions on Parallel and Distributed Systems. 2011, 22(1): 46-57.

DOI

[6]
雷赫. 基于CPU+GPU架构的机载多通道雷达海杂波建模仿真方法研究[D]. 西安: 西安电子科技大学, 2020.

LEI H. Study on modeling and simulation method of airborne multi-channel radar sea clutter under CPU+GPU architecture[D]. Xi’an: Xidian University, 2020.

[7]
梁正虹. CPU+GPU异构并行计算研究及其在可压缩流动中的应用[D]. 绵阳: 西南科技大学, 2021.

LIANG Z H. Research on CPU + GPU heterogeneous parallel computing and its application in compressible flow[D]. Southwest University of Science and Technology, 2021.

文章导航

/